24ÀÏ, ¾ËÅ׶ó´Â ÃֽŠJEDEC JESD204B Ç¥ÁØÀ» »ç¿ëÇÏ´Â ½Ã½ºÅÛ¿¡ ¾ËÅ׶ó FPGA ¹× °í¼Ó µ¥ÀÌÅÍ ÄÁ¹öÅÍ ÅëÇÕÀ» °£¼ÒÈÇϵµ·Ï ¼³°èµÈ ±¤¹üÀ§ÇÑ JESD204B ¼Ö·ç¼ÇÀ» Ãâ½ÃÇß´Ù°í ¹ßÇ¥Çß´Ù.
ÀÌ ÀÎÅÍÆäÀ̽º Ç¥ÁØÀº ·¹ÀÌ´õ, ¹«¼± ¶óµð¿ÀÇìµå, ÀÇ·á À̹Ì¡ Àåºñ, ¼ÒÇÁÆ®¿þ¾î Á¤ÀÇ ¶óµð¿À ¹× »ê¾÷¿ë ¾ÖÇø®ÄÉÀ̼ÇÀ» Æ÷ÇÔÇØ ´Ù¾çÇÑ ºÐ¾ßÀÇ ¸¹Àº ¾ÖÇø®ÄÉÀ̼ǿ¡¼ »ç¿ëµÈ´Ù.
¾ËÅ׶óÀÇ JESD204B ¼Ö·ç¼Ç¿¡´Â IP(intellectual property) ÄÚ¾î, ¼³°è ±âÁØ, °³¹ß º¸µå ¹× ¾÷°è¿¡¼ Ãâ½ÃµÈ ÃֽŠµ¥ÀÌÅÍ ÄÁ¹öÅÍ¿¡ ´ëÇÑ »óÈ£¿î¿ë¼º ¸®Æ÷Æ®°¡ Æ÷ÇԵŠÀÖ´Ù.
ÀÌ·¯ÇÑ ±¤¹üÀ§ÇÑ JESD204B ¸®¼Ò½º ¼Ö·ç¼ÇÀº ¿Â¶óÀÎ ¸®¼Ò½º ¼¾Å͸¦ ÅëÇØ ÀÌ¿ëÇÒ ¼ö ÀÖ´Ù. ¸®¼Ò½º ¼¾ÅÍ´Â ¼³°èÀÚ¿¡°Ô ÀڽŵéÀÇ ½Ã½ºÅÛ Àü·Â°ú ¼º´É ¿ä±¸»çÇ׿¡ °¡Àå ÀûÇÕÇÑ FPGA ¹× µ¥ÀÌÅÍ ÄÁ¹öÅ͸¦ ¼±ÅÃÇÒ ¼ö ÀÖ´Â À¯¿¬¼ºÀ» Á¦°øÇÏ´Â µ¿½Ã¿¡ »ç¿ëÀÚ°¡ JESD204B ±â¹Ý Á÷·Ä ÀÎÅÍÆäÀ̽º¸¦ ºü¸£°Ô °³¹ßÇÒ ¼ö ÀÖ°Ô ÇÑ´Ù.
JESD204B´Â FPGA¸¦ ¾Æ³¯·Î±×-µðÁöÅÐ ÄÁ¹öÅÍ(ADC) ¹× µðÁöÅÐ-¾Æ³¯·Î±× ÄÁ¹öÅÍ(DAC)¿Í ÇÔ²² »ç¿ëÇÒ °æ¿ì ȸ·Î º¸µå ¼³°è¸¦ ÇöÀúÈ÷ °£¼ÒÈÇÏ´Â °í¼Ó Á÷·Ä ÀÎÅÍÆäÀ̽º Ç¥ÁØÀÌ´Ù.
¾ËÅ׶ó´Â ¾Æ³¯·Î±× µð¹ÙÀ̽º, IDT, Åػ罺 ÀνºÆ®·ç¸ÕÆ®(TI)¸¦ ºñ·ÔÇÑ ¾÷°è À¯¼öÀÇ µ¥ÀÌÅÍ ÄÁ¹öÅÍ °ø±Þ¾÷ü¿Í ÇÔ²² ¼ÒÀÚ »óÈ£¿î¿ë¼ºÀ» °ËÁõÇßÀ¸¸ç, ±× ¹Û¿¡ ´Ù¸¥ ¸¹Àº µ¥ÀÌÅÍ ÄÁ¹öÅÍ È¸»ç¿Í »óÈ£¿î¿ë¼ºÀ» °ËÁõÇÔÀ¸·Î½á Á¦Ç° °ø±ÞÀ» È°¹ßÈ÷ È®´ëÇØ °¡°í ÀÖ´Ù.
¾ËÅ׶ó´Â °í¼º´É Stratix V FPGA, Áß±Þ Arria V FPGA ¹× SoC, ÀúÀü·Â Àú°¡ Cyclone V FPGA ¹× SoC¸¦ Æ÷ÇÔÇØ ÃֽŠ28nm Á¦Ç°À» Áö¿øÇÏ´Â JESD204B ¼Ö·ç¼ÇÀ» Á¦°øÇÏ°í ÀÖ´Ù.
¾ËÅ׶ó ¼ÒÇÁÆ®¿þ¾î ¹× IP Á¦Ç° ¸¶ÄÉÆà åÀÓÀÚ Alex GrbicÀº "¾ËÅ׶ó´Â ¾÷°è ¼±µµÀûÀÎ ÆÄÆ®³Ê¿Í ±ä¹ÐÈ÷ Çù·ÂÇÔÀ¸·Î½á FPGA ¾÷°è¿¡¼ °¡Àå ±¤¹üÀ§ÇÑ JESD204B ¼Ö·ç¼ÇÀ» Á¦°øÇÏ°í ÀÖ´Ù"¸ç "°ËÁõÀ» °ÅÄ£ ¼ÒÀÚ »óÈ£¿î¿ë¼º ¸®Æ÷Æ®, ¼º´É °ËÁõµÈ IP, ¿©·¯ ±âÁØ ¼³°è ¹× °³¹ß ŶÀº °í°´ÀÌ JESD204B ±â¹Ý Á÷·Ä ÀÎÅÍÆäÀ̽º¸¦ ºü¸£°Ô °ËÁõÇÏ°í ÀڽŵéÀÇ ¼³°è¿¡ ÅëÇÕÇÒ ¼ö ÀÖ°Ô ÇÑ´Ù"°í ¸»Çß´Ù. |